Methodes pour le test des systemes sur puce mixtes analogique/numrique
Acronym
Type
research
Duration
2004 - 2004
Content
Les avances technologiques ralises ces dernieres annes permettent aujourd'hui l'intgration de fonctions traditionnellement implantes sur une ou plusieurs cartes lectroniques au sein d'un meme circuit. On integre ainsi toujours plus de composants sur un meme substrat de silicium pour obtenir des systemes qui fonctionnent a des frquences plus leves, qui consomment moins, qui ont plus de capacits mmoire ou de ressources de calcul, qui prsentent un cout ou un encombrement moindre. On parle alors de systemes sur puces ou SOC pour System On Chip. Le dveloppement de cette nouvelle classe de circuits intgrs s'appuie sur des techniques de conception bases dur l'intgration de blocs rutilisables (i.e. des cours) conus et vrifis lors d'applications antrieures. Ces cours couvrent une large gamme de fonctions, comme par exemple des CPU, DSP, interfaces, contrleurs, mmoires et autres. L'intret majeur de l'intgration de ces cours rutilisables dans un nouveau produit est un cycle de conception plus court, rsultant dans une mise sur le march plus rapide et des couts rduits. La conception d'un systeme sur puce complexe ncessite un savoir-faire dans diffrents domaines de technologie. Dans la plupart des cas, l'utilisateur des cours (l'intgrateur systeme) ne possede qu'une connaissance partielle sur le design des blocs rutilisable (cours). Cependant, cet intgrateur est responsable de la fabrication et du test du systeme complet comprenant a la fois les cours, mais aussi la logique d'interconnexion et ventuellement de logique spcifique a l'application. La complexit du systeme ainsi que la connaissance limite sur l'implantation des cours rend le probleme du test des systemes sur puce extremement compliqu. Le probleme ne peut etre trait adquatement qu'au travers d'un effort conjoint entre les fournisseurs et les utilisateurs de cours pour dvelopper des solutions de test standardises. Le groupe IEEE P1500 a ainsi pris l'initiative de travailler sur un standard ddi eu test des systemes sur puce. Ce standard devrait voir le jour dans de courant de l'anne 2003. La proposition actuelle pour le Standard P1500 ne concerne que les mcanismes d'acces a des cours purement numriques. Cependant, les applications modernes de multimdia et de tlcommunication utilisent des cours mixtes analogique/numrique, crant donc un besoin pour une extension du standard IEEE P1500 au probleme du test analogique et mixte. La solution a ce probleme est loin d'etre vidente. Une des approches possibles consiste a essayer d'associer les concepts prsents dans le standard P1500 ddi au test des systemes sur puce numriques avec ceux dfinis dans le standard IEEE 1149.4 ddi au test des systemes sur carte mixtes analogique/numrique. Ceci constitue le sujet des recherches communes envisages par le LIRMM et l'IJS dans le cadre du projet PROTEUS propos. Ce theme de recherche s'inscrit parfaitement dans les comptences des deux partenaires. En effet, le LIRMM et l'institut Jozef Stefan travaillent depuis plusieurs annes dans le domaine des techniques de Conception en Vue du Test (CVT) pour blocs analogiques et mixtes. Diffrentes solutions ont ainsi t proposes pour des classes particulieres de blocs tels que les filtres actifs a temps continu, les circuits a capacits commutes, les circuits a mmoire de courant ou encore les boucles a verrouillage de phase et les convertisseurs. D'autre part, le LIRMM et l'institut Jozef Stefan se sont intresss au standard IEEE 1149.4 dans le cadre d'un projet PROTEUS prcdent (2001-2002). Les rsultats concrets de ce projet ont t la spcification et la ralisation d'un circuit prototype intgrant les diffrents modules dfinis dans le standard 1149.4 et pouvant etre utilis de maniere gnrique pour le test des circuits mixtes, ainsi que le dveloppement d'un environnement de mesure exprimental. Finalement, les deux partenaires suivent aussi de tres pres les propositions faites par le groupe de travail IEEE P1500, un des partenaires ayant t sollicit pour expertiser la derniere version disponible du futur standard.
Funding
PROTEUS