

Načrtovanje strojne opreme in vgradnih sistemov z vezji FPGA

Spletna delavnica

20. oktober 2021, 12:30-16:00

Na tečaju bomo obravnavali snovanje strojne opreme in vgradnih sistemov z vezji FPGA. Pri tem bomo uporabili načrtovalsko okolje Xilinx Vivado, primeri pa bodo izvedeni na prototipnih vezjih Zedboard, ki vsebujejo FPGA vezja Xilinx Zynq. Udeleženci se bodo naučili snovati strojno opremo v jezikih HDL, jo simulirati ter jo tudi testirati in razhroščevati. Naučili se bodo razviti vgradni sistem na vezju FPGA Zynq, ki že vsebuje strojno jedro s procesorjem ARM. Spoznali bodo kako razviti namenska strojna jedra, kako jih vključiti v zasnovan vgradni sistem ter povezati z zunanjimi napravami. Spoznali bodo kako za zgrajeni vgradni sistem razviti ter razhroščevati programsko opremo. Na koncu bodo predstavljene tudi nekatere napredne metode snovanja strojne opreme z vezji FPGA kot sta visokonivojska sinteza in dinamična delna rekonfiguracija.

Inštruktor doc. dr. Anton Biasizzo, Odsek za računalniške sisteme, Institut "Jožef Stefan"
Udeležba je brezplačna. Vljudno vabljeni.

[Prijava na delavnico](#)

Vsebina delavnice:

- Osnove struktur vezij FPGA in načrtovalskega okolja Vivado
- Načrtovanje strojne opreme podane v HDL jeziku in podajanje omejitev sistema
- Načrtovanje vgradnih sistemov
- Razvoj in integracija strojnih jeder (IP)
- Razvoj programske opreme
- Razhroščevanje strojne opreme z logičnim analizatorjem
- Napredne teme (HLS, rekonfiguracija)

Predhodna znanja: Za udeležence se priporoča poznavanje jezika VHDL, osnovno znanje o oblikovanju s FPGA in osnovno razumevanje programskega jezika C.

Opomba: Predavanje in diskusija na delavnici bosta v angleščini ali slovenščini.